富士通セミコンダクター株式会社（注１）は、当社三重工場の５５nmプロセスでDDC(TM)テクノロジを適用したロジック回路とフラッシュメモリセルとを混載して製造する技術を世界で初めて開発しました。従来のCMOS構造で超低消費電力を実現するDDCと不揮発性メモリであるフラッシュメモリとを同一チップに搭載したデバイスが可能になることで、IoTを初めとした様々な用途の製品への適用が期待されます。当社は本開発の成果について、１２月９日より１１日まで米国ワシントンDCで開催中のIEEE International Electronic Device Meeting（IEDM）２０１３にて発表します。
各種の機器がインターネットにつながる「IoT（Internet of Things）」の発展に伴い、例えばワイヤレスセンサーネットワークに利用されるセンサー内蔵LSIといったデバイスの需要が高まることが予想されています。このような用途においては、低電圧動作、低消費電力の重要性に加えて、センシングしたデータを保持するのに電力を必要としない不揮発性メモリの搭載が望まれています。 当社は、米国SuVolta，Inc．からライセンスを受け共同開発した低消費電力化技術DDC（Deeply Depleted Channel）テクノロジを世界で初めて実用化し、当社三重工場での生産をすでに開始しています。今回、このDDCトランジスタ搭載回路と、FLOTOX（FLOating gate Tunnel OXide）構造のフラッシュメモリとを同一チップに搭載することが可能な製造技術を開発しました。
