2013/10/26 Category : 未選択 産総研など、狭い間隔で電子部品を実装する技術により高機能インターポーザーを開発 狭い間隔で電子部品を実装する技術により高機能インターポーザーを開発 －消費電力が極めて少ない電子回路に対応できる電源回路特性－ ＜ポイント＞ ・０．１mmの狭い間隔で電子部品を高密度に実装してインターポーザーに内蔵 ・シリコンインターポーザーと同等レベルの低い電源インピーダンスを安価で高信頼に実現 ・スマートフォンなどの電子情報機器のさらなる小型化、低消費電力化、高機能化に寄与 ＜概要＞ 独立行政法人 産業技術総合研究所【理事長 中鉢 良治】（以下「産総研」という）ナノエレクトロニクス研究部門（http://unit.aist.go.jp/neri/）【研究部門長 金丸 正剛】青柳 昌宏 副研究部門長 兼 ３D集積システムグループ 研究グループ長、同グループ 菊地 克弥 主任研究員は、株式会社 アリーナ【代表取締役社長 高山 慎也】（以下「アリーナ」という）と共同で、狭間隔部品実装技術を用いた高機能部品内蔵基板（部品内蔵インターポーザー）を開発した。 電子回路を低消費電力化するために電源電圧を低くすると、LSI上で発生する高周波電源ノイズにより誤動作が生じやすくなる。その対策として、電源回路にデカップリング・キャパシターを搭載して電源ネットワークのインピーダンスを広い周波数帯域で低い値に抑える方法により電子回路の安定動作が確保されている。しかし従来のインターポーザーでは、高い周波数帯域まで低インピーダンスにできず、他の方式であっても製造コストや製品信頼性の面で難があった。 今回、電源ネットワークの低インピーダンス化に向け、０．１mmの狭い間隔で電子部品を実装する技術を用いて、キャパシターを従来よりも高密度で内部に実装した部品内蔵インターポーザーを開発した。このインターポーザーでは高周波数帯域まで電源ネットワークのインピーダンスを低減しているため、低消費電力で高機能な電子回路の実現への貢献が期待される。 この技術の概要は２０１３年１０月３１～１１月１日に茨城県つくば市で開催される産総研オープンラボで、詳細は２０１３年１２月１２～１４日に奈良県奈良市で開催される国際会議「２０１３ IEEE Electrical Design of Advanced Packaging ＆ Systems Symposium」で発表される。 ※図は添付の関連資料を参照 ＜開発の社会的背景＞ 情報ネットワーク社会の実現には携帯情報端末などの電子機器の高性能化が不可欠である。これまで、電子機器に使用されるLSIは、最小構成単位であるトランジスタを微細化することにより高性能化・高集積化してきた。しかし、次世代以降のトランジスタ技術では、寸法が小さいため素子間の特性ばらつきの問題が顕在化し、製品の歩留まりが著しく低下すると懸念されている。そのため、トランジスタの微細化によらないで、電子機器全体の処理性能を向上させることが必要であり、これに応える技術として三次元LSI積層集積化技術が注目を集めている。 また、医療機器、自動車、ロボット、産業機器、情報通信機器、情報家電などの幅広い産業で電子機器が使用され、総エネルギー消費量のうち電子機器が占める割合が年々増加している。そのため省エネルギーへの取り組みが優先度の高い課題となっている。電子回路の消費電力を削減するには電源電圧をより低くする必要があるが、電源ノイズの許容量も小さくなるため、電源ネットワークを高周波帯域まで超低インピーダンス化し、電源ノイズの発生を抑制することができる高性能インターポーザーが求められている。 ＜研究の経緯＞ 産総研では、三次元LSI積層集積化技術の研究開発を進めており、超高速伝送・超高密度実装を実現するLSI接続インターポーザーの開発などに取り組んできた。さらに、２００７年度から独立行政法人 新エネルギー・産業技術総合開発機構のITイノベーションプログラム「立体構造新機能集積回路（ドリームチップ）技術開発」において、電子実装分野の研究開発を進めている。また、電源ネットワークを高精度に測定・評価できる超広帯域・超低インピーダンス電子回路評価システムを開発している（２０１０年５月２５日 産総研プレス発表（http://www.aist.go.jp/aist_j/press_release/pr2010/pr20100525/pr20100525.html））。 アリーナでは、０．１mmという狭い間隔で電子部品を実装する技術を保有しているが、その技術を高度化し、部品内蔵基板技術に応用展開して、従来の部品内蔵基板より大幅に優れた、高密度で高性能な実装モジュールを製造する技術の開発に取り組んできた。 今回、両者の技術を融合させて高性能部品内蔵インターポーザーの開発に取り込んだ。 なお、この研究開発は、経済産業省 中小企業庁の平成２３年度戦略的基盤技術高度化支援事業（平成２３年度第３次補正予算事業）「部品内蔵基板内の狭間隔部品実装技術及びWLP－LSIチップ実装技術の確立」による支援を受けて行った。 ※以下の資料は、添付の関連資料「参考資料」を参照 ・研究の内容 ・今後の予定 ・用語の説明 PR Comment0 Comment Comment Form お名前name タイトルtitle メールアドレスmail address URLurl コメントcomment パスワードpassword
